adviceXross for RISC-V | RV32/RV64システムデバッグを効率化 RISC-V対応JTAGデバッガ

RV32/RV64システムデバッグを効率化

RISC-V対応JTAGデバッガ
adviceXross for RISC-V

RISC-Vシステム開発においてデバッグ・検証を効率化
開発時間の短縮、品質の向上をサポートします

RISC-V対応について

RISC-V(リスク-ファイブ)とは、オープンソースで提供されている命令セットアーキテクチャ(ISA:Instruction Set Architecture)です。多くの半導体メーカーがこの仕様に基づいたCPUを開発しています。また、教育や研究の分野でRISC-Vが使われています。adviceXrossでは、RISC-V のデバッグ仕様に準拠したデバッグソリューションを提供します。

基本的な
デバッグ機能

ソフトウェアブレーク、Triggerを使用した実行制御
リセットベクタからのデバッグ
汎用レジスタ、CSRレジスタのRead/Write
デバッガスクリプト、Pythonによる繰り返し操作やデバッガ操作の自動化
MMU（SV39）環境下での論理アドレス/物理アドレスを意識しないデバッグ
カスタム命令の表示、編集対応

adviceXrossが持っている基本的なデバッグ機能に対応しています。

カスタム命令対応

RISC-Vアーキテクチャは、ユーザーが独自の命令セット拡張を定義できるカスタム命令を提供
adviceXrossではユーザーが作成したカスタム命令定義ファイルを設定することでカスタム命令の表示が可能

SoC固有の命令用の定義ファイルを用意して設定する事でカスタム命令のアセンブラデバッグや1ラインASMでアセンブラコード編集が可能です。

マルチコアデバッグ
環境サポート

adviceXross一台で様々なコア構成のデバッグを行うことが可能
AMP構成デバッグでは複数のデバッガを起動してコア毎にデバッグが可能
（コア間通信などする環境では協調デバッグを行うことも可能です）
SMP構成デバッグではデバッガは1画面で協調制御が可能
（各コアの状態はコアセレクタで選択してレジスタやメモリの状態を確認する事ができます）

ターゲットシステムの構成にあわせてデバッグすることができます。

メモリプロテクション
状態を把握

RISC-VのPhysical Memory Protection（PMP）は、物理メモリアクセスを制御する機能を提供するセキュリティ機能の一部です。

安全なシステムを構築するためにメモリ保護の適切な設定は欠かせません。
Physical Memory Protectionの設定状態を可視化し適切なメモリ保護をサポートします。

ハードウェアパフォーマンスモニタ(HPM)による
性能評価をサポート

adviceXrossを用いれば、RISC-Vコアが内蔵するハードウェアパフォーマンスモニタを有効活用できます。二点間時間測定、実行命令プロファイルやプリセットイベントを使用する事であらかじめ用意された情報を計測する事も可能です。

RISC-VのHPM（Hardware Performance Monitor）対応
- プロセッサの性能モニタリングと統計情報収集のための機能です。
- プログラムの実行中に性能メトリクスを計測し、システムの性能プロファイリングや最適化に役立ちます。
HPMは、複数のカウンタを持つHPMレジスタを使用し、さまざまなイベント（例: 命令実行、キャッシュヒット、メモリアクセスなど）を測定可能
HPMアドオンを使用したプロファイリングと最適化

取得したデータの履歴、前回値との差分の履歴情報を保持してチャート表示を行うことが可能です。
また取得したデータはCSV出力が可能なためプログラムの性能特性を評価し、ボトルネックや効率の低い部分を特定するのに役立ちます。