Arm® システムデザインコース(v6/v7対応版)
- 日程:
- UNIT1 : 開催準備中
- UNIT2 : 開催準備中
- UNIT3 : 開催準備中
- UNIT4 : 開催準備中
- 時間:開催準備中
コースの概要
※各UNIT単体での受講が可能です。
v4Tからv7-A、v7-Rまでのアーキテクチャバージョンを対象としています。 本講座を受講することで、ハード、ソフトの両面から学習でき、全体を見通したシステムを構築するために必須となる情報を習得できます。 コースは4つのユニットから構成されており、習熟度や習得したい内容にあわせて、自由に組み合わせて御受講頂けます。
UNIT1 Arm®アーキテクチャと開発ツール概要
Arm®アーキテクチャ/Arm® CPUアーキテクチャ/アセンブラプログラミング v6/v7/ Arm®開発ツール概要
UNIT2 Arm®ツールでの組込みソフトウェア開発
C/C++コンパイラヒントと情報/リンカ・ライブラリ ヒントと情報/さらなるコンパイラヒ ントと情報/組込みソフトウェアの開発/Arm11でのソフトウェア開発
UNIT3 L1メモリシステムとv6/v7拡張機能解説
v6メモリタイプ/キャッシュとTCM v6/v7/例外処理 v6/v7/Arm® TrustZone®概要/ メモリ管理 v6/v7/同期サポート
UNIT4 AHB/AXI概説、デバッグとトレース機能
AHBプロトコル/AHB接続アーキテクチャ/Arm® AMBA® 3 AXIプロトコル/ Arm® AMBA® 3 AXIインターコネクトアーキテクチャ/APB/デバッグとトレース/ Arm® CoreSight™デバッグとトレース
受講対象者
Arm®コアを使用した組込みシステムの開発を行う予定のあるエンジニア
履修条件
全ユニット
マイコンについて基礎的な理解があること
UNIT1
組込みシステムに関する知識
UNIT2
Cとアセンブリ言語による組込みシステムのプログラミング経験
メモリマップ、レジスタ、割り込みの概念等
UNIT3
Arm®コアの基礎的な知識(UNIT1、UNIT2受講済みレベル)
UNIT4
デジタルロジックやハードウェアASIC設計の知識があること(必須ではありません)
プロセッサの入出力信号、タイミングの概念、Arm® AMBA®1.0の仕様等
会場
東京会場(株式会社DTSインサイト 会議室)
東京都渋谷区代々木4-30-3 新宿MIDWESTビル6F
- JR線「新宿駅」南口より徒歩16分
- 京王新線「初台駅」より徒歩6分
- 小田急線「参宮橋駅」より徒歩10分
- 大江戸線「都庁前駅」より徒歩14分
お申し込み方法
「Arm® テクニカル・トレーニングコースのお申込について」
受付終了: コース開催の1週間前まで
定員: 16名
受講料:
- UNIT1 : 47,000円(税抜き)
- UNIT2 : 47,000円(税抜き)
- UNIT3 : 47,000円(税抜き)
- UNIT4 : 47,000円(税抜き)
お問い合わせ先
Arm®トレーニングセンタ
TEL : 03-6756-9405
E-mail : arm_training@dts-insight.co.jp
コース内容
UNIT1 Arm®アーキテクチャと開発ツール概要
- Arm®アーキテクチャ
モード及びレジスタ/命令セット/例外処理 - Arm® CPUアーキテクチャ
Arm7™ Family/Arm9 Family™/Arm®10 Family/Arm11Family™/ISA and Processors/Hard & Soft Cores - アセンブリプログラミング v6/v7
ロード/ストア命令/データ処理命令/フロー制御/DSP/その他 - Arm®開発ツール概要
Arm®開発ツール
UNIT2 Arm®ツールでの組込みソフトウェア開発
- C/C++ コンパイラヒントと情報
基本的なコンパイル/コンパイラの最適化/コーディングの考慮点/ローカル/グローバルデータ - リンカ・ライブラリ ヒントと情報
基本リンカ機能/システムとユーザライブラリ/ベニアとインターワーキング/リンカの最適化と診断/Arm® 供給ライブラリ - さらなるコンパイラヒントと情報
C/C++とアセンブラの混合/スタックの問題/VFP/Arm® NEON™/ビルド機能の拡張 - 組込みソフトウェアの開発
"Out-of-the-box"ビルド/Cライブラリをターゲットに合わせる/イメージメモリマップをターゲットに合わせる/リセットと初期化/さらなるメモリマップの検討/イメージのビルドとデバッグ - Arm11でのソフトウェア開発
Arm® v6 アーキテクチャ/ソフトウェアの問題
UNIT3 L1メモリシステムとv6/v7拡張機能
- 例外処理 Arm® アーキテクチャ v6 & v7
割り込みハンドラ/アボートハンドラ/SVCハンドラ/未定義ハンドラ/リセットハンドラ - Arm® TrustZone®概要
概要/ワールド間の遷移/例外処理/メモリシステム/デバッグ - v6メモリタイプ
メモリタイプ/メモリバリア - キャッシュとTCM v6/7
キャッシュの基礎/Arm®プロセッサのキャッシュ/密結合メモリ/最適化に関する考察 - メモリ管理 v6v7
メモリ管理概要/メモリプロテクションユニット (MPU)/メモリマネジメントユニット(MMU)/最適化と課題/変換テーブル生成 - 同期サポート
共有リソースの管理と同期命令
UNIT4 AHB/AXI概説、デバッグとトレース機能
- AHBプロトコル
AHBの信号と使用方法 - AHB接続アーキテクチャ
AHB相互接続 - Arm® AMBA®3 AXIプロトコル
Arm® AMBA®3 AXIプロトコル - AXIインターコネクトアーキテクチャ
AXIインターコネクトアーキテクチャ - APB
APBプロトコルの機能と使用方法 - デバッグとトレース
デバッグに必要な基本機能/ブレークポイントとシングルステップ/セミホスティング/リアルタイムデバッグ(EmbeddedICE―RT)/リセットとJTAGクロック問題/ETMトレース - Arm® CoreSight™ 概要
Arm® CoreSight™ インフラストラクチャのコンセプトと構成要素
※各UNIT単体での受講が可能です。