adviceLUNA / TRQer サポート

【適用範囲】
コアレベルで、ARM準拠のL2キャッシュを搭載可能なCortexコア。

【質問】
ARM準拠のL2キャッシュを搭載可能なCortexコアシステムのデバッグを行っています。L2Cのベースアドレスが不明なため、microVIEW-PLUSデバッガのMPU固有設定-「その他」タブにある、L2Cタイプの設定を「none」に設定しているのですが、どのような弊害がありますか?

【回答】
L2キャッシュが搭載されていても、そのベースアドレス(L2C制御レジスタのベースアドレス)が不明な場合は、MPU固有設定にある、L2C設定のL2Cタイプはを「none」に設定してください。
L2Cタイプを「none」に設定している場合、メモリダンプやメモリ編集時にアドレスの先頭に"p:"を付けた明示的な物理アドレス指定でのメモリ操作時において、ICEによるキャッシュ制御が行えません。これにより、コヒーレンシが保てずに誤ってキャッシュにアクセスする可能性があります。
"p:"を付けた明示的な物理アドレス指定でのメモリ操作を除いた操作においては、制限はありません。